două etape declanseaza

Fig. 4.4, și o diagramă care este format din două sincrone RS-bistabilelor conectate în serie, dintre care primul este numit master sau M-declanșare (de la maestru - gazdă), iar al doilea sau S-condus declanșare (de la sclav - Sclavi). Datorită comun semnal de ceas C întregul circuit funcționează ca o singură unitate și se numește în două etape sau MS- .Din diagrama de declanșare sincronizare (Fig. 4.4b) că informațiile oferite de nivelurile la intrările S și R, la partea din față a semnalul C este primit la M declanșare, dar de-a lungul timpului • până când semnalul P-1 nu este ținut în S-flop ca conjunctors sale de intrare 5 și 6, în acest moment blocate de semnalul C-inversiune. Ele deschid doar la C == 1, adică Deoarece dips semnal, și numai dacă S-M de stat va declanșa flip-flop. Acest lucru este ilustrat diferență foarte importantă de la dispozitivul de blocare MS-flip-flop: MS-trigger asamblat pe schema Fig.4.4, dar este opac pentru controlul intrărilor R și S ale audio atunci când C = 0 sau = 1 când C. Fiecare etapă ea însăși este transparent, dar a inclus o secvență de pași, și oricare dintre ele este întotdeauna blocat - sau de sincronizare, sau lipsa acestuia. Astfel, în acest MS-flip-flop atunci când C = 1 (și chiar mai mult atunci când C = 0), nici o schimbare de intrare de control nu poate prin ea însăși, fără semnal de comutare C, pentru a pătrunde la ieșire. Declanșatorul poate schimba doar starea de ieșire C de la semnalul de degradare. Literatura de specialitate străină opac declanșează nazyvayutflip-flop, spre deosebire de D-flip-flops transparente, pentru a apreciat că zăvorul termenul.

Fig. 4.4; Cele doua etape RS-bistabilul

Controlul de S- și R-semnale pot fi actualizate din dezintegrarea același ceas care controlează pe trăgaci, iar declanșatorul, astfel, întotdeauna va percepe doar cea precedentă, nu a fost încă actualizată S și R semnale de stat. Pe această proprietate deține toată ideologia unei sincronizare o singură fază.

proprietate MS-bistabil de opacitate utilizat pentru construirea unui circuit de JK-flip-flop larg utilizat este prezentat în Figura 4.5 și

Figura 4.5. JK - declanșare

JK-flip-flop este ieșiri de declanșare opacă sunt buclă de feedback de lichidare în cruce pe conjunctors de intrare 1 și 2. intrările externe ale bistabilului în acest caz se numește nu este S și R, și J și K.

In mod semnificativ diferit de RS-bistabilul este un comportament JK flip-flop cu J = K = 1. sotoyanii este nici o intrare pentru RS-flip-flop. Operation Chart JK-flip-flop în acest mod este prezentată în Fig. 4.5 b. În orice condiție semnale de reacție de declanșare pentru a deschide semnalul C este conjunctor de intrare, care trece prin care semnalul P-declanșare pentru a traduce în starea opusă. Astfel, cu J = K = 1 din dezintegrarea fiecărui semnal C JK-flip-flop schimbă starea ieșirilor sale este inversată. Această așa-numitul modul de numărare sau modul T trăgaciului (de la rostogolea toggle-).

Pe scurt funcțională JK-flip-flop este descrisă de Table. 4.1. Un nou simbol în tabel este un simbol de sincronizare de recesiune, care este reprezentat de săgeata în jos. Tabelul reflectă faptul că, pentru ceasul JK-flip-flop comutare esență nu este nivelul său, și diferența de nivel.