Lățimea de bandă - autobuz - Enciclopedia mare de petrol și gaze, hârtie, pagina 2
Lățime de bandă - Bus
Ca o alternativă la firma MS Compaq, AST, HP, Olivetti, Epson și Nippon Electric (nouă grup) a dezvoltat un autobuz EISA (Extended Industry Standard Architecture), care de jos în sus compatibil cu PC-ul AT autobuz. În acest sens, PS / februarie 30-286 poate fi considerată ca prima pierdere IBM în acest război, cu toate acestea, având în vedere că MS a fost proiectat și a produs mai mult de 700 de tipuri de carduri și 1800 dezvoltate [3] este probabil să existe pe piață sunt ambele anvelope. Odată cu creșterea de ceas MP întrebare pe lățimea de bandă devine din ce în ce mai acută. [19]
Odată cu creșterea vitezei de întârziere dispozitiv de memorie introdus de capacitatile parazite, a extins liniile de autobuz de memorie, tampon și circuitele de decodare câștigă importanță și de a impune o limită superioară din ce în ce observabil asupra vitezei de procesare a informației în calculator. anvelope de lucru în structurile multiprocesor este asociată cu necesitatea de a rezolva conflictele dintre calculatoare solicită permisiunea pentru controlul autobuzului, care exacerbează în continuare problema, deoarece fiecare mostră de date și din memorie consumate de obicei, cicluri de mers în gol mai mult CPU. O metodă de creștere a vitezei de procesare și lățimea de bandă de memorie este de a crește numărul de biți transmiși în autobuz, în paralel. microprocesoare Bit pneu a fost crescut mai întâi la 8 la 16 și apoi la 32 de biți. Mainframe-ul este adesea folosit pe 64 de biți de autobuz, iar printre noua generație de microprocesoare poate fi un dispozitiv pe 64 de biți, deși designul lor constructivă vor fi conectate cu anumite dificultăți. [20]
Computer este definit ca fiind timpul necesar pentru a efectua aceeași aritmetică. Computer depinde de baza sa element de arhitectura,, natura sarcinilor, viteza procesorului, lățimea de bandă, magistrală de date, precum și rata de schimb cu exteriorul. [21]
Atunci când se aplică TSL comenzi pentru sincronizarea unui bloc multiprocesor cache conținând mutex va fi lichidată înainte și înapoi între procesorul central deține un sistem de blocare, iar procesorul central, solicitând, în cazul în care atât unitatea de procesare a schimba conținutul. Pentru a reduce traficul de autobuz, care solicită procesorul efectuează echipa TSL la fiecare 50 de cicluri de autobuz, dar procesorul reținea blocarea, schimba blocul cache între TSL echipe. În cazul în care blocul cache-ul este format din 16 de cuvinte pe 32 de biți, pentru transferul fiecare dintre care necesită un ciclu de autobuz, iar autobuzul funcționează la o frecvență de 400 MHz, care o parte din lățimea de bandă de autobuz consumate prin deplasarea blocului de cache înainte și înapoi. [23]
În cazul în care autobuzul este ocupat, procesorul doar așteaptă până când este eliberat. Aceasta este problema cu această arhitectură. Atunci când 32 sau 64 din magistrala procesorului central este ocupat în mod continuu, iar performanța sistemului va fi pe deplin limitată de lățime de bandă de autobuz. [26]
Interacțiunea fiecărei transputer cu alte transputers și dispozitive periferice se realizează prin patru comunicări de canale de comunicare, disponibil ca parte a unui LSI. Pentru a trimite mesaje din memoria internă și locală vnekristalnoy prin portul serial este utilizat bloc mecanism DMA-transferuri. Interfețe de comunicare și un procesor care rulează în același timp, astfel încât există doar o pierdere minoră de performanță a procesorului. Utilizarea canalelor de comunicare directă de serie, face prioritățile de arbitraj inutile necesare pentru furnizarea de sisteme de autobuz multiprocesor, și elimină problemele asociate cu lățime de bandă de pneuri și a supraîncărcării lor atunci când este administrat în noile procesoare. [27]
În această sarcină, vi se cere să se calculeze ce fel de încărcare pe autobuz are un sistem de blocare de spin. Să presupunem că performanța fiecărui procesor preia comanda 5 nu. Atunci când comanda este executat, efectuează toate ciclul de autobuz este necesar. Fiecare ciclu de autobuz nu ia 10 mai departe. Ce parte a procesului de lățime de bandă de autobuz care rulează consum într-o buclă echipa TSL pentru a intra în zona critică. Să presupunem că funcționează cache normală, astfel încât eșantionul echipa TSL în sine nu consumă cicluri de autobuz. [28]
Pagini: 1 2 3