Principiul de funcționare Jk-declanșare

Una dintre variantele circuitului intern JK-flip-flop-ul este prezentat în Figura 1. Acest sistem este util pentru studiul principiilor de funcționare a bistabilului în modul de numărare.

Figura 1. trigger intern Circuit jk

Pentru a pune în aplicare modul de numărare în schema a introdus feedback-ul din cruce ieșirile doilea bistabilul la R intrările și S primei declanșare. Datorită feedback-ul pe R intrările și S a primului flip-flop nu pot fi interzise combinații, precum și faptul că aceasta se intersecteze introduce un nou mod - numărare. Atunci când este aplicat la intrările j și unitatea logică k simultan JK flip-flop intră în numărare, cum ar fi T bistabil.

Rezultând diagrame temporale ale JK-flip-flop este lipsit de sens, deoarece acestea coincid cu diagramele reduse anterior calendarul RS- și T-flip-flop. Legate de denumire grafica JK-flip-flop este prezentată în Figura 2.

Figura 2. Desemnarea corelate grafic de declanșare jk

Această figură prezintă un K1554TV9 tipic cipurilor de identificare digitale realizate de tehnologie TTL. Industria produce chips-uri sunt, de obicei, în plus față de intrările RS-flip-flop intrări j și k sunt puse în aplicare, care vă permit să setați în prealabil de declanșare JK o anumită stare inițială.

Numele cip intern pentru a indica un declanșator de caractere TV jk prezente. De exemplu, K1554TV9 cip conține într-un singur caz doi trigger jk. Ca exemple de cipuri străine care conțin jk declanseaza includ circuite, cum ar fi 74HCT73 sau 74ACT109.

Deoarece JK flip-flop este o schemă universală, apoi uita-te la câteva exemple de utilizare a acestuia. Începem cu un exemplu de a folosi acest lucru ca un detector de declanșare impulsuri scurte.

Figura 3. Detectarea unui puls scurt

In acest sistem, atunci când intră în intrarea „C“ pulsul de declanșare comută la o stare, care poate fi apoi detectată prin circuitele ulterioare (de exemplu, un microprocesor). Pentru a aduce circuitul la starea sa inițială, este necesar să se aplice pentru nivelul de intrare R logic zero.

Acum, ia în considerare exemplul construcției pe jk de declanșare o-shot. O variantă a acestei scheme este prezentată în figura 4.

Figura 4. Schema monostabil colectate pe trăgaci jk

Circuitul funcționează ca schema anterioară. Durata impulsului de ieșire este determinată de constanta de timp RC a lanțului. VD1 dioda este proiectat pentru a restabili rapid starea inițială a circuitului (capacitatea de descărcare C). În cazul în care circuitul de recuperare rapidă nu este necesară, de exemplu, în cazul în care durata impulsurilor de ieșire este garantată mai mică decât jumătate din perioada de repetiție a impulsurilor de intrare, dioda VD1 poate fi exclusă din circuitul monostabil.

Ca un ultim exemplu de aplicare a jk universal circuitul bistabil numărabilă considera T-flip-flop. Schema de declanșare numărabile este prezentat în Figura 5.

Figura 5. Schema de numărare de declanșare, de declanșare construit pentru jk

În circuitul prezentat în figura 5, pentru punerea în aplicare a modului de numărare flip-flop la J intrările și K sunt nivelurile de logica one servit. În cazul în care aceste intrări sunt de ieșire ca o singură intrare, ele formează o intrare separată Count Activați T

Împreună cu articolul „JK-declanșatoare“ se va citi: